HBM반도체 삼성전자 aHBM 구조와 배경

삼성전자가 2026년 8월 23일 공개한 ‘계산하는 HBM’ 청사진이 나와서 그 배경과 구조를 정리해 봅니다.

HBM 시장 경쟁과 cHBM의 등장

1. 기존 HBM은 GPU에 데이터를 저장하고 공급하는 고속 메모리 역할을 맡았음.

2. 쉽게 말해 GPU가 요리사라면 HBM은 필요한 재료를 빠르게 건네는 창고였음.

3. 2025년 3분기 HBM 매출 점유율은 SK하이닉스 57%, 삼성전자 22%, 마이크론 21%였음.

4. 당시 삼성전자는 3분기 만에 HBM 시장 2위를 되찾았음.

5. 삼성전자 점유율은 2024년 4분기 40%에서 2025년 1분기 13%로 떨어진 뒤 2분기 15%, 3분기 22%로 회복됐음.

6. 2026년 2월에는 SK하이닉스가 엔비디아용 HBM 시장의 60%를 넘게 차지한 것으로 보도됐음.

7. 수요가 한곳에 몰림.

8. 같은 달 삼성전자의 cHBM 내부 테스트에서는 기존 HBM보다 2~3배 높은 성능이 나온 것으로 보도됐음.

9. cHBM은 GPU에 있던 기능 일부를 고객 맞춤형 HBM으로 옮겨 GPU 공간을 돌려주는 1단계 구상임.

HBM4 속도와 초기 공급 경쟁

10. 2026년 2월 삼성전자는 GPU 위에 HBM을 쌓는 zHBM을 개발할 계획이라고 밝혔음.

11. 당시 zHBM은 HBM4보다 대역폭과 전력 효율을 4배 높일 잠재력이 있는 기술로 소개됐음.

12. 2026년 8월 삼성전자는 6세대 HBM4를 세계 최초로 양산 출하한 것으로 보도됐음.

13. 삼성 HBM4는 1c D램과 4나노 파운드리 공정을 함께 적용해 11.7Gbps 속도를 구현한 것으로 보도됐음.

14. 11.7Gbps는 국제 반도체 표준을 정하는 JEDEC의 8Gbps 기준보다 약 46% 높은 속도임.

15. 삼성전자는 HBM4에서 최대 13Gbps까지 구현할 수 있다고 설명했음.

16. 엔비디아의 초기 HBM4 배분은 SK하이닉스 50%대 중반, 삼성전자 20%대 중반, 마이크론 약 20%로 거론됐음.

17. 마이크론도 HBM4 대량 생산과 고객 출하를 시작했고 11Gbps를 넘는 성능을 제공한다고 밝혔음.

수직 적층 zHBM의 성능 잠재력

18. 속도만으로 끝나지 않음.

19. 판이 달라지기 시작함.

20. HBM4 승부는 수율과 첨단 패키징 처리 능력, 공급망, 장기 공급 계약까지 함께 좌우할 가능성이 큼.

21. 삼성전자는 2026년 8월 5일 FMS 2026에서 zHBM 콘셉트 모델을 처음 공개했음.

22. 기존 구조는 GPU와 HBM을 옆에 놓는 2.5차원 방식이라 두 반도체 사이의 거리가 데이터 병목을 만들었음.

23. zHBM은 HBM을 AI 가속기 바로 위에 올려 데이터 이동 거리를 줄이는 수직 적층 구조임.

24. 당시 삼성전자는 zHBM을 포함한 차세대 시스템이 HBM5보다 약 8배 높은 성능을 낼 것으로 예상했음.

25. 차세대 웨이퍼 본딩을 적용하면 HBM5보다 메모리 밀도는 10배 넘게 높아지고 에너지 효율은 3배 개선될 수 있다고 설명됐음.

26. 같은 구조의 열저항은 HBM5보다 절반 넘게 줄어들 수 있다고 설명됐음.

27. 기대의 불이 붙었음.

베이스다이 진화와 cHBM 전환

28. 본론은 aHBM임.

29. 삼성전자는 2026년 8월 23일 핫칩스 2026에서 cHBM→aHBM→zHBM의 3단계 진화 청사진을 공개했음.

30. 연구는 HBM 아래쪽 베이스다이를 첨단 로직 공정으로 만들면서 이를 시스템온칩처럼 활용할 수 없느냐는 질문에서 시작됐음.

31. 시스템온칩은 여러 기능을 하나의 반도체에 모아 놓은 구조임.

32. 삼성전자는 AI 반도체의 병목이 단순한 계산 능력이 아니라 메모리 구조로 이동했다고 진단했음.

33. 단일 칩 크기와 여러 칩을 연결하는 인터포저의 물리적 크기가 한계에 부딪히고 있기 때문임.

34. 여기서 문제가 보임.

35. HBM은 위에 쌓인 메모리층과 아래쪽 베이스다이가 역할을 나누는 구조임.

36. 삼성은 위쪽 메모리층을 C-다이, 아래쪽 베이스다이를 B-다이라고 부름.

37. B-다이는 층을 수직으로 연결하는 통로와 외부 통신 기능을 맡아 GPU와 데이터를 주고받음.

38. 삼성의 추세표에서는 B-다이가 HBM4부터 4나노 공정으로 이동해 GPU 같은 연산 칩과의 공정 격차를 줄이는 흐름이 나타남.

39. 첫 단계는 GPU 안의 메모리 컨트롤러를 HBM으로 옮기는 것임.

40. 메모리 컨트롤러는 필요한 데이터가 어디에 있는지 찾아 전달 순서를 관리하는 교통정리 장치임.

41. 이 장치는 시스템온칩 면적의 약 5~10%를 차지함.

42. 이를 HBM으로 옮기고 빈 공간을 연산 코어로 채우면 10~20% 수준의 성능 향상을 기대할 수 있음.

43. 삼성전자의 대부분 고객도 메모리 컨트롤러를 맞춤형 HBM으로 옮기는 작업을 적극 추진하고 있음.

aHBM 연산 혁신과 zHBM 완성

44. 두 번째 단계가 aHBM임.

45. aHBM은 메모리 접근이 많은 AI 연산 일부를 HBM이 직접 처리하도록 만든 구조임.

46. 창고가 재료만 건네던 역할을 넘어 간단한 손질까지 맡아 요리사의 일감을 줄이는 셈임.

47. 무거운 연산을 베이스다이에 넣으면 발열이 커지므로 모든 계산을 HBM으로 옮길 수는 없음.

48. 대신 메모리를 자주 오가는 연산만 골라 옮기면 데이터 이동과 칩 사이의 대역폭 부담을 줄일 수 있음.

49. 한국경제 자료는 aHBM이 AI가 중요한 정보를 골라 집중하는 ‘어텐션 연산’을 직접 수행한다고 설명했음.

50. 데이터 이동이 줄면 같은 AI 작업에 필요한 전력도 줄어 시스템 전력 효율을 크게 높일 수 있음.

51. AI 모델이 커질수록 처리 속도뿐 아니라 데이터를 담아둘 메모리 용량도 함께 늘어나야 함.

52. 삼성전자는 HBM 베이스다이에 저전력 메모리나 추가 HBM을 직접 연결하면 기존 PCIe 연결보다 대역폭은 높이고 지연시간은 낮출 수 있다고 설명했음.

53. 삼성 자료상 HBM은 1세대의 약 1GB·1TB/s에서 HBM5의 60GB 초과·6TB/s 초과로 커지는 흐름임.

54. HBM4는 스택당 3TB/s 초과, HBM4E는 4TB/s 범위, HBM5는 HBM4의 2배 대역폭을 목표로 하는 것으로 정리됐음.

55. 마지막 zHBM은 인터포저를 없애고 GPU와 D램을 직접 수직 연결하는 3단계 구상임.

56. 이 구조가 구현되면 HBM5보다 D램 전력을 약 70% 줄일 수 있다는 설명임.

57. zHBM 대역폭은 HBM4E보다 2.3배 높아질 수 있다는 것이 삼성전자의 전망임.

한줄 코멘트. aHBM의 핵심은 HBM을 무조건 빠르게 만드는 것이 아니라 GPU가 하던 일 일부를 메모리 가까이 옮기는 데 있음. 삼성전자가 cHBM으로 GPU 공간을 확보하고 aHBM으로 계산 기능을 더한 뒤 zHBM으로 물리적 거리까지 없애려는 흐름임. 청사진이 실제 고객 제품과 수율로 연결되는지는 지켜봐야 하지만, HBM 경쟁의 기준이 속도에서 구조 설계로 넓어지는 점은 삼성전자에도 나쁘지 않은 소식임.

삼성전자 aHBM, HBM이 계산까지 할까?